SEMICONDUCTOR DEVICE

Patent number:

JP3030470

Publication date:

1991-02-08

Inventor:

TAKAGI SHINICHI

Applicant:

TOSHIBA CORP

Classification:

- international:

H01L27/092; H01L29/784

- european:

Application number:

JP19890163815 19890628

Priority number(s):


Abstract of JP3030470

electrode and hot carriers from deteriorating so as to obtain a complementary FET device stable and excellent in electrical properties by a method wherein the thickness of the gate insulating film of a second conductivity type FET is all or partially formed of an insulating film which contains semiconductor and nitrogen.

CONSTITUTION:A surface type first conductivity type FET and a second conductivity tape FET, which are provided with gate electrodes 8 and 13 formed on a semiconductor substrate 1 through the intermediary of gate insulating films 7 and 12 respectively, are formed on the same semiconductor substrate 1 to constitute a semiconductor device, where the gate insulating film 7 of the first conductivity type FET is formed of a semiconductor oxide

PURPOSE:To restrain the diffusion of impurity from a gate

device, where the gate insulating film 7 of the first conductivity type FET is formed of a semiconductor oxide film and the thickness of the insulating films 7 and 12 of the second conductivity type FET is wholly or partially formed of an insulating film 12 which contains semiconductor and nitrogen. For instance, a gate electrode 13 is formed on the channel region of a P channel FET through the intermediary of an insulating layer of a two-layered structure composed of a silicon oxide film 7 and a silicon nitride film 12 formed thereon, and the gate electrode 13 concerned is formed of P-type impurity highly concentrated poly-silicon.



Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平3-30470

@Int.Cl. 5

識別記号

庁内整理番号

@公開 平成3年(1991)2月8日

27/092 H 01 L 29/784

7735-5F 8422-5F

27/08 H 01 L 29/78 3 2 1 D 301

審査請求 未請求 請求項の数 2 (全8頁)

₩発明の名称 半導体装置

> 頤 平1-163815 ②特

顧 平1(1989)6月28日 **②**出

信 高木 70発明 っ

神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

株式会社東芝 か出 頭

神奈川県川崎市幸区堀川町72番地

弁理士 三好 秀和 外1名 四代 理 人

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 半導体基板上にゲート絶繰腰を介して形成さ れたゲート電極を備えた表面型の第1導電型及び 第 2 構電型 F E T (電界効果トランジスタ)が同 一半導体基板上に形成されてなる半導体装置にお いて、

前記第1導電型FETのゲート賠款機は、半導 体酸化膜からなり、

前記第2導電型FETのゲート絶縁機は、その 膜厚の一部あるいは全郎が半導体と窒素を含む絶 経腹からなることを特徴とする半導体装置。

(2) 前記絶縁膜はシリコン窓化膜あるいはシリコ ン・オキシナイトライド腹であることを特徴とす る時求項1記載の半導体装置。

3、発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、相補型として機能するように接 統されたNチャネルFETとPチャネルFETの ゲート柏緑膜をそれぞれ異なる性質の粕緑膜で形 成した半導体装置に関する。

(従来の技術)

NチャネルとPチャネルのそれぞれMOS型 FET (程界効果トランジスタ) を用いたCMO S半導体袋屋にあっては、通常そのゲート信題が N凹の不転物が高適度にドープされたポリシリコ ン腹で形成されている。このため、PチャネルF ETでは、しきい値の調整の観点から、チャネル 領域に P 型不執物のイオン注入を行う所謂埋込み 型となっている。この埋込み型のFETは、チャ ネル艮の糠小化にともなって、パンチスルー耐圧 が低下したり、甚板表層部に形成されるN型層の 滅皮や厚さの制御が甚板浪皮の増大により困難に

モこで、 C M O S 半導体装置の 敬和化を図るた めには、Nチャネル及びPチャネルの両FETを

特別平3-30470(2)

ともに、表面型とするCMOS構造が有効となる。 このような構造は、ゲート危極として、Nチャ ネルFETでは高濃度にN型の不能物がドープさ れたポリシリコン、PチャネルFETでは高濃度 にP型の不能物がドープされたポリシリコンを川 いることで実現することが可能となる。

このような構造において、ゲート絶縁腺がシリコン酸化膜で形成されている場合には、Pチャネルのゲート電極をなすポリシリコンにドープされたポロンが、シリコン酸化膜を容易に拡散する。このため、チャネル領域における不能物濃度の変化によるしきい値制御の不安定性や、ゲート電極の空乏化を引き起こしていた。

そこで、PチャネルドETのゲート電極からのポロンの拡散を抑制するためには、ゲート絶縁腹であるシリコン酸化胰とゲート電極であるポリシリコンの間に、シリコン窒化胰あるいはシリコン・オキシナイトライド膜(シリコン窒化酸化胰)を挿入することが有効である。

このシリコン変化膜やシリコン・オキシナイト

危気的特性の変動や劣化を引き起し、信頼性の低 下を招いていた。

一方、ポロンの拡散を抑制するために、ゲート 絶線膜の膜厚の一部あるいは全部をシリコンを 成あるいはシリコン・オキシナイトライド膜で形成した場合には、NチャネルFETにおいてホット トキャリアの劣化を引き起し易かった。このため、 ゲート絶線膜を上記絶線膜で形成した場合であって でも、電気的特性の変動や劣化を招き、信頼性を 低下させていた。

このように、いずれにあってもPチャネルFETにおけるゲート機械からの不純物の拡散と、NチャネルFETにおけるホットキャリアの劣化を抑制することができなかった。

そこで、この発明は、上記に鑑みてなされたものであり、その目的とするところは、ゲート電極からの不純物の拡散及びホットキャリアの劣化を抑制して、安定して良好な電気的特性を得ることができる相補型のFETからなる半導体装置を提供することにある。

ライド膜は、その膜中に多数の電子トラップが存在している。このため、上記の絶縁膜がゲート絶様膜中に含まれる場合に、NチャネルFETでは、シリコン・絶様異界面近傍に多数存在するホットエレクトロン及びこのホットな電子が、上記を投降中のトラップに揃擬されて、ホットキャリアの劣化により、チャネルののよりではあり、チャネルののよりではなり、チャネルののよりではなり、チャルののの変動といった電気的特性の劣化や不安定性を招いて、

(発明が解決しようとする課題)

以上説明したように、従来の表面型における CMOS精造の半導体装置にあっては、ゲートを 様膜がNチャネルFETと PチャネルFETとで 共通であった。このため、ゲート絶縁をシリコン酸化膜で形成した場合は、 PチャネルFETの ゲート電極を形成するポリシリコンにドープされ た不純物のポロンが、ゲート電極からシリコン酸 化膜を介して容易に拡散されていた。これにより、

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、半導体基板上にケート能線機を介して形成されたゲート電極を確えた表面型の第1導電型及び第2導電型FET(電界効果トランジスタ)が、同一半導体基板上に形成されてなる半導体装置において、このゲート絶線機は、半線体験は、その機関の一部あることを要旨とする。

(作用)

上記構造において、この発明は、第2線電製FETにおける半導体と窒素を含むゲート絶縁膜により、第2導電型FETのゲート電極からの不能物の拡散を阻止するようにしている。また、第1線電型FETにおける半導体酸化膜からなるゲート絶縁膜により、ホットキャリアの劣化を抑餌するようにしている。

特開平3-30470(3)

(灾施例)

以下、図面を用いてこの発明の実施例を説明する。

第1図はこの発明の一実施例に係る半導体装置の構造を示す断面図である。第1図に示すこの発明の一実施例は、同一の半導体基板に最面型のPチャネルFETを相補的に機能するように形成した構造において、NチャネルFETのゲート絶縁機をシリコン酸化機で形成し、PチャネルFETのゲート絶縁機をシリコン酸化機とシリコン酸化機とシリコンを化機からなる2層の絶縁膜で形成したことを特徴としている。

まず、第1図を参照して、この実施例の構造を説明する。

第1図において、P型のシリコン誌板1中には、その表層部にNチャネルFETの形成領域となる Pウェル2とPチャネルFETの形成領域となる Nウェル3が隣接して形成されている。それぞれのウェル領域は、その周囲に業子分離領域となるフィールド酸化膜4が形成されている。

り、その周囲がシリコン後酸化胰9で被匿されて いる

NチャネルFET及びPチャネルFETは、モれぞれのソース領域5、10に電極配線14が形成されており、モれぞれのドレイン領域6、11には、両領域を接続するように電極配線14が形成されている。また、両FETの表面には層開地線間15が形成されている。

次に、上述した構造の半導体装置の製造方法を、 第2図(a)~(j)に示す製造工程斯面図を参 照して説明する。

まず、通常用いられるCMOS工程により、Pウェル2、Nウェル3を基板1中の表層部に隣接して形成する。その後、LOCOS技術によりそれぞれのウェル領域の周囲を囲むようにフィールド酸化胰4を形成し、素子分離を行なう(第2図(a))。

次に、両FETが形成される領域となる P ウェル 2 及び N ウェル 3 の 表面を熱酸化して、 ゲート酸化酸となる 5 0 ~ 1 0 0 A 程度の厚さのシリコ

Pウェル2中には、その安暦部に所定の距離だけ離間してNチャネルFETのソース領域5とドレイン領域6が形成されている。これらのソース領域5とドレイン領域6に決まれたPウェルでは1、シリコン酸化に形成されるチャネル領域上には、シリコン酸化ほアからなるゲート絶縁を介してNチャネルFEのゲート電極8はN型の不純物が高濃度にドープン後後化膿9で被買されている。

Nウェル3中には、その表層部に所定の距離だけ離間してPチャネルFETのソース領域10とドレイン領域11に挟まれたとソース領域10とドレイン領域11に挟まれたシウェル3中に形成されるチャネル領域上にはたシリコン酸化膜7とこの酸化度7上に殺層されたシリコンで化膜12からなる2層構造のゲート絶縁13は、P型の不能物が高濃度にドープされたポリシリコンからな

ン酸化膜7を形成する(第2図(b))。

次に、CVD法によりシリコン窒化膜12を10~20人程度の厚さに堆積形成する。ストウムで取りではをレジスクとして、アチャネルFETの形成予定領域をレジスクとして、アチャネルFETの形成予定領域となるNウェル3上にのシリコン酸では、シリコンな化膜フェックとは、この後、段存する。なお、この後、段存する。ないで、シリコンな化膜12の表面を後段化工程によりわずかに段けるようにしてもよい。(第2図(c))。

次に、全価にノンドープのポリシリコン 腹 1 6 を C V D 法により 2 0 0 0 ~ 4 0 0 0 A 程度の厚きに堆積形成する。 その後、堆積したポリシリコン膜 1 6 をレジストマスクを用いて両FETのゲート電極 8 . 1 3 となるようにパターニングする(第 2 図 (d)) 。

次に、後酸化によりポリシリコン順16の店出されている表面にシリコン後酸化限9を形成する

特開平3-30470(4)

(第2図(e))。

次いで、PチャネルFETの形成予定領域をレジスト17で被覆し、このレジスト17をマスクにして、P型の不能物となると繋のイオン社を30KeV程度の注入エネルギ、2×1015cmがではなり、30KeV程度のだーズ型で行なう。これにより、6個出されているポリシリコン膜16の両側のPウェル2中にと素を専入して、NチャネルFETのサート電極8を形成する(第2図(())

次に、前工程のレジスト17を除去した後、NチャネルFETの形成予定領域をレジスト(図示せず)で被覆し、このレジストをマスクにして、N型の不純物を含むBF2(フッ化ポロン)のイオン注入をヒ素のイオン注入と問条件下で行なう。これにより、露出されているポリシリコン膜16の瞬側のNウェル3中にポロンを導入して、Pチ

タクトする部分を深く形成する。これは、ソース 領域5、10及びドレイン領域6、11上に電極 配線14を形成した時に、電極配線14の重みで 比較的後く形成されたソース領域5、10及びド レイン領域6、11が破壊されて、コンタクト不 良が生じないように、ソース領域5、10及びド レイン領域6、11に強度を持たせるようにする ための工程である(第2図(1))。

最後に、例えばアルミニウムを全面に堆積形成した後、このアルミニウムをパターニングして、コンタクト孔19に両FETのソース領域5、10の危極配線14を形成し、両FETのドレイン領域6、11を接続するように電極配線14を形成して、第1回に示す構造の半導体装置が完成する(第2回(j))。

このような製造方法によって形成される第1図に示す構造にあっては、NチャネルFETのゲート 絶縁膜はシリコン酸化膜 7 で形成されている。このため、ゲート絶縁膜の膜厚の一部あるいは全部をシリコン窒化膜やシリコン・オキシナイトラ

+ ネルFETのソース領域 1 0 とドレイン領域 1 1 を接合深さが比較的後くなるように形成するとともに、ポリシリコン 1 4 にポロンを高速度にドーピングして P チャネルFETのゲート電極 1 3 を形成する(第 2 図(g))。

次に、前工程のレジストを除去した後、全面に 暦間絶輝勝15となるシリコン酸化胰をCVD により堆積形成する(第2図(h))。

イド機等の窒素を含む絶縁膜で形成した場合に生 じるキャリアの劣化は、NチャネルFETでは生 じない。

また、PチャネルFETのゲート絶縁膜には、シリコン窒化膜12が含まれている。このため、PチャネルFETのゲート電極13に導入されたP型不純物のポロンは、その拡散がシリコン窒化膜12によって阻止される。

一方、PチャネルFETでは、キャリアが正れているとともに、正孔の衝突電盤に、衝突で電盤に、砂点には、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きないの劣化をでは、でしてでは、でしていばの変動が生じることはない。

このように、上述した構造にあっては、ゲート

特開平3-30470(5)

電極からの不純物の拡散やホットキャリアの劣化 が防止され、電気的特性の変動や劣化を抑制する ことができる。

次に、この発明の他の実施例を説明する。

第3図はこの発明の他の実施例に係る半導体装置の構造を示す断面図である。 第3図に示す実施例の特徴とするところは、 Pチャネル F E T のゲート絶縁限としてシリコン・オキシナイトライド 順を川いたことにある。このような構造にあってし、 前述した製造工程とは配開様な製造工程により実現することができ、 以下、 第4図に示す工程 断面図を参照して説明する。

ングする。続いて、パターニングされたポリシリコン膜 1 6 の表面を無酸化して、ポリシリコン膜 1 6 の露出表面にシリコン接酸化膜 9 を形成する(第4図(d))。

次に、第2図(g)に示したと同様な工程により、ヒ素及びBF2のイオン注入により、 Pチャ オルFETのソース領域10及びドレイン領域1 1とゲート電極13を形成する(第4図(e))。

次に、レジストとして機能するシリコン酸化機 21を除去した後、第2図(f)に示したと間様 の工程により、Nチ+ネルFETのソース領域5 及びドレイン領域6とゲート電極8を形成する。 次いで、第2図(h)及び間図(l)に示す工程 を経て、第3図に示す構造の袋獣が完成する。

このような構造にあっても、PチャネルFETのゲート絶録膜だけが、シリコン・ナイトライド膜を含む絶録膜で形成されているため、前述した実施例と同様の効果を得ることができる。

なお、この発明は上紀実施例に殴ることはなく PチャネルFETのゲート絶縁機を、シリコン窒 (a)).

次に、全面にレジストとして機能するシリコン 酸化機21をCVD法により堆積形成した後、P チャネルFETの形成予定領域上のシリコン酸化 膜21を除去し、NチャネルFETの形成予定領域をシリコン酸化膜21で被阻する(第4図(b)

次に、PチャネルFETの形成予定領域におけるNウェル3の表面に50~100点程度の厚さのシリコン酸化酸(図示せず)を形成する。でほのでは、サンプアニール法によって950で程度のでは、アンモニア雰囲気中で60秒間度のでは、1150で程度の超度のでイに、1150で程度の超度のでイに、サット・オーシャイトライド限20を形成する(第420(c))。

次に、全面にノンドープポリシリコン膜 1 6 を 堆積形成した後、このポリシリコン膜 1 6 を P チャネル P E T のゲート電極となるようにパターニ

化膜だけの絶縁膜、あるいはシリコン酸化膜の上にシリコン窒化膜を被屈した 2 層膜の表面を酸化した3 層構造の絶縁膜、あるいはシリコと酸化膜を窒化して形成された絶縁膜、あるいはシリコン熱酸化膜を窒化してそのの後酸化して形成された絶縁膜等であっても、同様の効果を得ることができる。

[艶明の効果]

以上説明したように、この発明によれば、相応型として機能するように接続された第1等復型FET及び第2等度型FETのゲート絶縁膜をそれぞれ異なる膜質の絶縁膜で形成するようにしたので、電気的特性の不安定性や変動が抑制されて、安定した良好な業子特性が得られ、信頼性を大幅に向上させることができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例に係る半導体装置の構造断回図、第2図は第1図に示す装置の一製造方法を示す工程断回図、第3図はこの発明の他の実施例に係る半導体装置の構造断回図、第4図

特開平3-30470(6)

は第3図に示す装置の一製造方法を示す工程斯面 図である。

1 ··· シリコン茲板、 2 ··· P ウェル、

3 … Nウェル、

5 ··· N チ + ネル F E T の ソース 領域、

6… NチャネルFETのドレイン領域、

7 … シリコン酸化膜、

8…NチャネルFETのゲート階級、


10… PチャネルFETのソース領域、

11… PチャネルFETのドレイン領域、

1 2 … シリコン窓化膜、


13… PチャネルFETのゲート信値、

20…シリコン・オキシナイトライド膜。




代理人介理士 三 好 秀 和


第 1 区




特開平3-30470(ア)




第 2 図




第 2 図




第 3 図





第4図

特開平3-30470(B)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.